Ein Schwerpunkt lag in den letzten Jahren in der Entwicklung einer eigenen Implementierung der RISC-V Instruction Set Architecture (ISA) mit Namen AIRISC. Fokus war hierbei der Einsatz in Embedded-Systemen, also eine ressourcensparende und dennoch effiziente Variante. In der aktuellen Version wird der Instruktionssatz RV32IMC unterstützt. Erweiterungen für Floating-Point Operationen (F) sowie atomare Operationen (A) befinden sich derzeit in der Entwicklung und werden in Kürze verfügbar sein.
Neben der Implementierung des Standards forscht die Kompetenz System-On-Chip Design an spezifischen Erweiterungen des Instruktionssatzes, unter anderem im Bereich der künstlichen Intelligenz. Hierdurch eignet sich der AIRISC optimal als Rechenplattform für das ebenfalls am Fraunhofer IMS entwickelte Software-Framework für künstliche Intelligenz auf eingebetteten Systemen AIfES.
Ein weiterer Schwerpunkt unserer SoC-Lösungen für Smarte Sensorsysteme ist der Bereich der funktionalen Sicherheit sowie der Cyber-Security. Im Bereich der funktionalen Sicherheit forschen und entwickeln wir an Hardware-Strukturen für die Vermeidung und Erkennung von Fehlerverhalten unserer SoC-Lösungen, wie beispielsweise der Umsetzung von RISC-V basierten Lockstep-Prozessoren.
Als Basis für die Absicherung unserer SoC-Lösungen und smarten Sensorsysteme gegenüber Cyberatacken dienen am Fraunhofer IMS entwickelte so genannte physically unclonable functions (PUFs), welche als cryptografische Schlüssel für die Ver- und Entschlüsselung von Software und/oder Daten auf unseren SoC-Lösungen und smarten Sensorsystemen dienen.