Newsroom

Der RISC-V Prozessor, eine 32-Bit RISC (Reduced Instruction Set Computer) Architektur, AIRISC verfügt ab sofort über Befehlssatzerweiterungen und Coprozessoren zur effizienten Berechnung von neuronalen Netzen. Für eine medizinische Anwendung zur Erkennung von Vorhofflimmern in EKG-Daten haben wir in der Auswertung einen Geschwindigkeitsvorteil von über 80 % bei nur 10 % höherem Flächen- und Energiebedarf erreicht.

Mit dem AIRISC core stellt das Fraunhofer IMS seinen leistungsfähigen RISC-V Embedded-Prozessorkern für Sensorik-Aufgaben unter eine Open Source Lizenz, welche auch die Verwendung für kommerzielle Produkte erlaubt. Mit dem leistungsfähigen 32-Bit AIRISC-Kern lassen sich Produkte mit FPGAs schnell und kostengünstig entwickeln, die Umsetzung in einen (Mixed-Signal-)ASIC ist anschließend aufgrund der identischen Codebasis in Rekordzeit möglich und erfordert für den Basiskern keine kommerzielle Lizenz.

Seit Anfang des Jahres ist ein AIfES® Update (Version 2.1.1) verfügbar. Es kann direkt über die Arduino IDE mit dem Arduino Library Manager herunterladen werden oder alternativ bei GitHub. Hier ist ein Überblick über die neuen Funktionen: • Die neue AIfES-Express API • Q7-Gewichtsquantisierung • Arm® CMSIS Integration erweitert durch die NN Funktionen

Das BMBF geförderte „ARTEMIS“-Konsortium wird unter der Leitung der Getemed AG einen kleinen, tragbaren Detektor entwickeln. Kerninnovation ist eine mit künstlicher Intelligenz erweiterte Halbleiterschaltung in der EKG-Elektronik welche Vorhofflimmern zuverlässig mittels maschinellen Lernens identifiziert.