Hochtemperatur SOI-CMOS Technologie

Fraunhofer IMS verfügt über eine hochtemperaturfähige Silicon-On-Insulator (SOI) CMOS Technologie.

Die Abbildung zeigt einen Querschnitt durch die H035 Technologie des Fraunhofer IMS
© Fraunhofer IMS
Abbildungen Technologiequerschnitt H035

Das   Fraunhofer IMS besitzt mehr als 30 Jahre Erfahrung in CMOS Technologieentwicklung und betreibt als Entwicklungs- und Fertigungsbasis eine vollständige, 200 mm CMOS-Linie mit verschiedenen robusten CMOS-Prozessen bis zu einer minimalen Strukturgröße von 0,35 µm.

Unter anderem steht in dieser Linie eine spezifische hochtemperaturfähige Silicon-On-Insulator (SOI) CMOS Technologie zur Verfügung. Einzelne Transistoren werden dabei nicht mehr über Dioden (pn-Übergänge), sondern dielektrisch durch ein vergrabenes Oxid voneinander isoliert was die Leckströme um bis zu drei Größenordnungen reduziert. Eine zusätzliche Optimierung der Bauelemente ermöglicht einen performanten Betrieb von integrierten Schaltungen bis 300 °C. Um die Zuverlässigkeit weiter zu erhöhen und Degradation durch Elektromigration zu reduzieren, ist die Technologie außerdem mit einer Wolfram- anstelle der sonst üblichen Aluminiummetallisierung ausgestattet. Die minimale Strukturgröße von 0,35 µm und bis zu vier Metalllagen erlauben die Realisierung von kompakten integrierten Systemen einschließlich kleiner eingebetteter Mikrocontroller.

Technologieübersicht des Hochtemperatur SOI-CMOS-Prozesses H035

Parameter

Typische Werte

Gateoxid (Dicke)
Analog
Digital

40 nm
9,4 mm
Minimale Gatelänge
Analog
Digital

1,00 µm
0,36 µm
Maximale Gatespannung
Analog
Digital

12 V (kurzzeitig 16 V)
3,6 V
Schwellenspannung Vtn/Vtp  
Analog 25 °C 1,0 V/-1,6 V (@VBG=-5 V)
          250 °C 0,8 V/-1,3 V (@VBG=-5 V) 
Digital 25 °C 0,85 V/-0,85 V
          250 °C 0,6 V/-0,6 V
Subschwellensteigung
(mV/Dekade)
NMOS/PMOS
Analog 25 °C 100/160
          250 °C 340/440
Digital 25 °C 90/100
          250 °C 200/220
MOS Sperrstrom @250 °C
NMOS analog
NMOS digital
PMOS analog
PMOS digital

1,0 nA/µm Weite
5,0 nA/µm Weite
0,15 nA/µm Weite
0,5 nA/µm Weite
Anzahl an Metalllagen 4
Silizium-Filmdicke 200 nm
Vergrabenes Oxid (Dicke) 400 nm
SOI-MOS-Charakteristik teilweise verarmt
Widerstände (Polysilizium)

(HighRes)
260 Ohm/□
100 ppm/°C
3,7 kOhm/□
Lineare Kapazität
Oxiddicke
Spannungsabhängigkeit

45 nm
<100 ppm/Volt
EEPROM
Zellfläche/Bit
Datenerhalt

Zyklenfestigkeit

145 µm²
1000 h @ 250 °C
10 a @ 85 °C
1000 Zyklen @ 250 °C
100.000 Zyklen @ 25 °C

Das könnte Sie auch interessieren

Integrierte Schaltungen für Umgebungs- temperaturen bis 300 °C

Integrierte Schaltungen hoher Komplexität für Umgebungstemperaturen bis 300 °C in SOI-CMOS

Übersichtsseiten

High Temperature Electronics (Home)

Am Fraunhofer IMS werden integrierte Schaltungen, Sensoren und Aktoren in einer 0,35 µm SOI-CMOS Hochtemperatur-Technologie entwickelt und im eigenen Reinraum gefertigt.

Anwendungen

Durchgeführte Projekte im Bereich der analogen und digitalen Schaltungsentwicklung für Hochtemperatur-Anwendungen

Technologien

Wir entwickeln integrierte Schaltungen und Sensoren hoher Komplexität für Umgebungstemperaturen bis 300 °C in SOI-CMOS.

Leistungen

Im Bereich Hochtemperatur-Elektronik bietet das Fraunhofer IMS einen umfangreichen Leistungskatalog von der Konzeptstudie bis hin zur Fertigung an.

Download